# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-281514

(43)Date of publication of application: 18.11.1988

(51)Int.CI.

H03K 5/04

H03K 5/00

H03K 5/15

(21)Application number: **62-115945** 

(71)Applicant: SONY CORP

(22)Date of filing:

14.05.1987

(72)Inventor: EGUCHI TAKEO


TAKEKOSHI HIROBUMI

# (54) NON-SATURATION TYPE LOGICAL PULSE GENERATING CIRCUIT

(57)Abstract:

PURPOSE: To stably execute a logical action by integrating the final step pulse output of the logical gate circuit of a cascade connection and obtaining a reference bias necessary to the emitter function type logical circuit of a nonsaturation type.

CONSTITUTION: Logical gates C1~C10 of a ten steps cascade connection is formed with the EFL circuit of a non-saturation type to include a pair of transister QiA (i=1~10), QiB and a current source Si, A reference bias Vr of the about intermediate electric potential of two values to the gate and added to the base of respective elements QiA. The output of a final step Q11 of a logical gate circuit is integrated by an LPF4. When a delay time with the logical gate per step is T a clock signal delayed with 10T from a clock signal from an input terminal 1 can be obtained. When a non-saturation type logical gate is multi-step-connected, the duty ratio is changed by the little fluctuation or error of a reference bias value and a logical action comes to be instabe, however, a pulse wave shape to be generated in a rear step is integrated, the reference bias Vr near by the duty ratio 50% is automatically set and stabilized and a secure logical action can be executed.



# LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection1

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# ⑲ 日本国特許庁(JP)

⑪特許出願公開

# ⑫公開特許公報(A)

昭63-281514

⑤Int Cl.⁴

識別記号

庁内整理番号

每公開 昭和63年(1988)11月18日

H 03 K

5/04 5/00 5/15 7631-5 J S-7631-5 J G-6959-5 J

審査請求 未請求 発明の数 1 (全7頁)

❷発明の名称

非飽和型論理パルス発生回路

②特 顋 昭62-115945

❷出 願 昭62(1987)5月14日

⑦発明者 江口 ⑦発明者 竹腰

武夫

東京都品川区北品川6丁目7番35号 ソニー株式会社内東京都品川区北品川6丁目7番35号 ソニー株式会社内

①出 願 人 ソニー株式会社

東京都品川区北品川6丁目7番35号

邳代 理 人 弁理士 脇 篤 夫

明 細 出

### 1. 発明の名称

非飽和型論理パルス発生回路

## 2. 特許請求の範囲

電磁点にはないでは、 は低された少なして、 は低されたかなし、 は低されたかないで、 ないで、 、 ないで、 、 ないで、 、 ないで、 ない

3. 発明の詳細な説明

## (産業上の利用分野)

一この発明は、非飽和型のトランジスタ回路によって治理回路を形成する際に好適な非飽和型治理 パルス発生回路に関するものである。

#### (発明の限要)

本発明は、非飽和型の例えばEFL (Enitter Function Logic) 回路に必要とされる基準パイプスを、燈鏡接続された約型ゲート回路の例えば 般終段出力のパルス出力を依分することによって 形成するようにしているから、 各約理ゲート回路 から出力される高速のパルスに対して適正ななっク・スペース率 (デューティ 止) を与えることができると何時に、 この約型ゲート回路と関連する 他の約理回路に対しても適正な基準パイプスを供給することができ、 約型動作を安定にすることができる。

〔従来の技術〕

現在、ほとんどの論理回路はIC化され、LSIへと移行すると共に、高速化が要求されている。

一方、高速論理回路は、一般にバイポーラ型の 半導体回路で形成されるが、この場合、飽和型の 論理回路(DTL,TTL)等に比較して、非飽 和型の論理回路(ECL,CTL)の方が動作ス ピードを早くすることができる。

しかしながら、非血和型の語理回路は論理レベルを設定するために基準のパイアス電源を与える必要があり、このパイアス電源の適否が、語理助作の安定性に影響を及ぼすという問題がある。

第8図は、N個の語理ゲート回路C1,C2,C1,
・・・・・Cnを終続接続した一種の遅延パルス発生
回路を示したもので、各語理ゲート回路C1,C2,
C1,・・・・Cnとしては、例えば、第7図に示す
ようにトランジスタTr1, Tr2と、差動的に結合
されているトランジスタTr0のエミッタを共通能
流級Sに接続した非飽和型の語理回路(ECL)
を使用したものである。

ないと、立上がり遅延時間で1、及び立てがり遅延時間で2の時間を2の時間差が各段毎に増大すると理例のはという。多段に接続された約理信号Vinののには入力で必要で保持するこパルとのでは、入力を最終では、からで保持するこパルとがあったがある。の位からは必要であると、多段をはないというでは必要回路があった。

 そして、各語理ゲート団路の一方のトランジスタ Troに基準バイアスV, を供給し、他方のトラン ジスタTri, Trz・・・・のいずれかに語理信号を 入力すると、端子outsたは<u>out</u>より反転ま たは非反気語理信号が出力される。

この場合、 2 値の約理レベル  $V_H$  または  $V_L$  は 第 8 図(a)に示すように前記基準パイアス  $V_r$  に対し  $V_H > V_r > V_L$  に設定される。

そして、一般に入力信号 Vinに対して出力信号 Voul は第8 図(b)の波形図に示すように立上がり遅延時間で1及び立下がり遅延時間で2を有し、一段あたりで時間遅延するので、結局、第6 図の遅延パルス回路では最終段の論理ゲート回路 Cn からは、n×で時間おくれた論理パルスを得ることができる。

## (発明が解決しようとする問題点)

しかしながら、このような n 段の避続接続を使用した治理回路で高速のクロック哲号等が入力されている場合は、基準パイアス V r の値が適正で

り、IC回路のメリットを低下するという問題が ある。

#### (問題点を解決するための手段)

木免明は、かかる問題点を閉前することを目的としてなされたもので、論理回路として高速で動作し、かつ、値動案子数が少ないEFL回路(Enitter Function Logic回路)を使用する。そして、論理動作を行わせるための基準となるパイプス電源を、機械接続された論理ゲート回路の後段の論理パルス出力を積分することによって得るようにしたものである。

# (作用)

非飽和型の約理ゲート回路を多段に接続すると、基準のバイアス値の僅かな変動。または認意によって約理パルスのデューティ比が変化し、約理動作が不定になるが、本発明の非飽和型の約理パルス発生回路の場合は、多段に接続された約型ゲート回路の後段で発生するパルス被形を紹分す

また、EFL論理回路で安定に動作させることができるから、電力消費・及び能動楽子数が低級し、IC化の効果が大きくなる。

#### (実施例)

第1図は本苑明の一実施例を示す非飽和型語理 パルス発生回路のブロック図、第2図は第1図の ブロック図に沿ったトランジスタ回路例を示して いる。

これらの図において、1はクロック信号の人力 娘子、2は入力されたクロック信号を所定時間 遅延し、
熱理パルスとして出力する出力娘子である。

C 1 , C 2 , C 3 , . . . . . . . C 10 は N 段の 燃焼 接続 されている 約 理ゲート 回路 を示し、 名 約 理ゲート 同路

この場合、基準パイアスV、は、従来、電源電圧・Vιtを所定の定性によってVにを所定の定性にいたが、BFL値路には対し、供給するようにしていたが、BFL値路には対してのののでは、のでは、では、例えば、電源電圧5Vに対してののでは、である。そのため、基準パイアスV、ののでな変勢によって、前述したように山力パルスのデューティが変化し、特に、最終段の約理ゲート

なお、 4 は 約理ゲート 回路 の 最終 段 Q m の 出力 パルスを 積分 するローパスフィルタ 回路を示し、 5 はパッファアンプ (G = 1) である。

ローパスフィルタ4は第2図の回路例ではトランジスタQ11のコレクタ側に接続されている時定数回路811。Cによって具体化されている。

この実施例の趋理パルス発生回路は上述したよ

回路で10近傍では適正な勘理パルスが得られないという問題があったが、本発明の場合は最終段(後段側であれば必ずしも最終段でなって基準い)の出力パルスを経分することによって基準パイアスV、を発生するようにしているのデューティが移りの光に近くなるように基準パイアスV、が自動的に設定され、

ショッドが破突になる。

Q11の平均電流が、50%のデューティ被形となるような値に基準バイアスV、が設定される。すると、第8図(b)に示したように各語理ゲート 国路における立上がり遅れ時間で1と立下がり遅れ時間で2の差が少なくなり、結局、この両者の 遅れ時間がで1 = で2となるような振準パイアス V、に自動的に設定される。

第3 図はかかるフィードバック制御によって基準バイアス V r が発生する経過を示したもので、入力クロック信号のパルスデューティが 5 0 % となる信号を入力したとき、 当初 (t=0) では 基準バイアス V r が n の l b 型 レベルが低い レベル (約 n 0 . 4 V) にはりついていたが、時間の経過と共に、 基準バイアス V r は 選正な 値 n 0 . 2 V に 低 r し、 積分時定数 に も よる が、約 2 0 0 n s 後に は、入力クロック 信号 と同じパルス デューティを 有する a b 理パルスが得られることを 示している。

 $(x + x) = R_1 = R_2 = R_3 + \cdots + R_{11} = 1 \times \Omega$ .

第4図は木発明の非飽和型約理パルス発生回路を使用したIC回路の応用例を示したもので、例えば、デジタルビデオデータ等を磁気テープに記録する際に好適なデジタル付けの伝送回路に関するものである。

そこで、このように良いランレングスデータの 後の最初のビットデータに対しては、点級で示す ようにΔ t だけパルスの立上がり位相を進め、 呼 生波形の歪を少なくすることが提案されている。 (特願昭 5 5 - 6 9 4 4 6 号)

第4 図の木応用例は、かかるピークシフト補正 をデジタル回路によって行う際に好適な個号処理  $I_1 = I_2 = I_3 \cdots 2400 \mu A$ , C = 330PF  $\geq l t$ 

また、エミッタホロワとされている第2のトランジスタQ18,Q28,Q3Bに対してマルチエミッタ型トランジスタを使用して出力端子を増加させることもできる。

また、機続接続された各論理ゲート回路が反伝型であっても、N段接続したときに、入力・山力間がバッファアンプを介して負婦墓となるような段数に設定されていればよい。

(応用例)

回路を具体化したもので、10は前記した第1別に示す非飽和型の治理パルス発生回路の各治理ゲートロックを生回路の各治理ゲートロックの治理にクロックのははいかので、12はいいののははいかのでは、12はいののはないのでは、12はいいのでは、12はいいのがないが、12はいいのがないが、13はいいのでは、14はデータのないがないが、14はデータのからを使かするラックを受けては、14はデータのカするとなったのののである。

指準パイアスV、がバッファアンプを介して出力される。

また、この基準バイアスV、は一点類級で示すように非飽和型の論理回路で構成されているランレングス検出回路 1 2 、セレクト信号発生回路 1 3 、ラッチ回路 1 4 等にも供給され、これらの回路を構成する非飽和型の治理回路に対して適正な論理レベルを設定するようにしている。

低號し、かつ、高遊動作に対応できるという利点もある。

# 4. 図面の簡単な説明

第1図は本発明の一実施例を示すブロック図、 第2図は第1図の語程ゲート回路例を示す回路 図、第3図は基準パイアスと出力パルスの被形 図、第4図は本発明の応用例を示すブロック図、 第5図はデジタルデータと記録信号被形の説明 図、第6図は遅延パルス発生回路の原理図、第7 図は治理ゲート回路の一例を示す回路図、第8図 は出力パルスの遅延状態を示す被形図、第9図は 差動型の遅延パルス発生回路図である。

図中、1は入力増子、2は出力増子、3は基準パイアス出力増子、4はローパスフィルタ、5はパッファアンプ、C1,C2,・・・・・は治理ゲート回路を示す。


代理人 脇 篤 夫

ス(LP)のあとの最初のデータの論理レベルの 避移点の位相が進むように制御され、このデータ が記録されることになる。


このように、データのランレングス長に応じて、最初のデータの過移点を位相変調しながら破気テープに配録すると、再生時にはピークシフトの促放されたデータが再生されることになり、正確にもとのデータを再生することができるという利点がある。


## (発明の効果)


以上説明したように、木発明の非飽和型治理パルス発生回路は、 韵理レベルを設定するたたいる姿をとされる基準バイアスを経続接続されてパルスを積分することによって得るようにして流足いるから、特に非飽和型の治理回路においてが不安定になって治理、や祖底変化等によって治理助作が不安になることを助止することができるという効理にあり、 治理回路案子做が少なくなるため消費電力を





# 狩開昭G3-281514(6)












第 8 図



第 9 図